

Der HiCoVec-Prozessor

Worum geht es?

Der *HiCoVec*-Prozessor ("*Highly Configurable Vector Processor*") ist ein im Labor für Technische Informatik der Hochschule Augsburg entwickelter konfigurierbarer Vektorprozessor.



Dadurch, dass er optimal an eine Anwendung angepasst werden kann, kann er bei niedrigen Hardwarekosten beachtliche Rechenleistungen erzielen. Mögliche Anwendungsgebiete sind beispielsweise die Verarbeitung von Audio- oder Video-Daten innerhalb eines FPGAs in einem eingebetteten System.

Der VHDL-Quellcode ist unter einer Open-Source-Lizenz frei verfügbar. Bei der Verwendung fallen damit keine Lizenzkosten an, und Erweiterungen sind problemlos möglich.

Architektur

Der *HiCoVec*-Prozessor besteht aus einer Skalar- und einer Vektor-Einheit. Die Skalar-Einheit stellt für sich einen selbstständigen Prozessor mit Akkumulator-Architektur dar. Sie alleine ist also in der Lage, beliebige Programme auszuführen. Dabei ist sie bewusst einfach und klein gehalten, um Chipfläche zu sparen.

Die Vektor-Einheit ist vergleichbar mit den SSE-Einheiten bei x86-Prozessoren, jedoch frei konfigurierbar. Hier können – je nach Konfiguration – beliebig viele Daten nach dem SIMD-Prinzip ("*single instruction – multiple data*") parallel verarbeitet werden (auch parallel zu Skalar-Befehlen). Konfigurierbar ist sowohl der Grad an Parallelität (Anzahl der Vektor-Scheiben) als auch die Anzahl der Vektorregister zur Datenhaltung. Zusätzlich können nicht benötigte Komponenten deaktiviert werden, um Chipfläche oder Taktgeschwindigkeit zu gewinnen.





Der *HiCoVec* ist ein 32-Bit-Prozessor: alle Register der Skalar-Einheit sowie die einzelnen Vektor-Scheiben haben diese Breite. Maschinenbefehle werden einheitlich in einem 32-Bit-Wort dargestellt, was eine einfache Befehlsdecodierung erlaubt. Im Allgemeinen enthält ein Befehlswort sowohl einen Skalar- als auch einen Vektorbefehl. Die Befehle können also nach dem VLIW-Prinzip parallel ausgeführt werden.

Rechenleistung

Der Prozessor wurde in einem Xilinx-FPGA in Betrieb genommen und seine Leistung auf Basis eines Bildschärfen-Filters mit einem Core-2-Duo-Prozessor und einem Motorola-68K-Mikrocontroller verglichen.

Obwohl der *HiCoVec* als einziger in einem FPGA realisiert wurde (eine ASIC-Realisierung wäre deutlich schneller), lag die Geschwindigkeit erheblich über der des Mikrocontrollers und kam nahe an die des Core-2-Duo-Prozessors heran.



Software-Entwicklung

Für die Entwicklung von *HiCoVec*-Software existieren ein Assembler und eine On-Chip-Debugging-Einheit nebst PC-Software. Damit können Programme in den Speicher geladen werden, und es gibt die Möglichkeit, den Ablauf von Programmen nachzuvollziehen und zu beeinflussen.

Weitere Werkzeuge – zum Beispiel ein Compiler auf GCC-Basis – sind bereits in Arbeit.

Die Zukunft

An dem *HiCoVec*-Projekt wird weiter entwickelt. Zurzeit laufende und geplante Arbeiten sind:

- ein Compiler für C/C++ und weitere Hochsprachen auf GCC-Basis
- ein Simulator zur Software-Entwicklung ohne verfügbares Zielsystem und zur Evaluation alternativer *HiCoVec*-Konfigurationen
- Gleitkomma-Operationen im Prozessor
- umfassende Wishbone-Kompatibilität
- alternative Strukturen (z.B. mit Pipeline)

Selbstverständlich sind Beiträge aus der offenen Entwicklergemeinschaft jederzeit erwünscht und willkommen!

Weitere Information & Download

- www.opencores.org/projects.cgi/web/hicovec/overview
- www.hs-augsburg.de/~kiefer/labor

Das Labor für Technische Informatik

Das Labor für Technische Informatik der Hochschule Augsburg dient der Ausbildung und Forschungs- und Entwicklungsarbeiten im Bereich des Entwurfes digitaler Systeme. Besondere Schwerpunkte liegen dabei auf dem Entwurf komplexer FPGA-basierter Systeme (Hard- und Software) sowie der Evaluation und Simulation von modernen Rechnerarchitekturen.

Neben dem *HiCoVec*-Projekt sind hier bereits weitere freie Entwicklungen entstanden. Eine davon ist eine FPGA-basierte Hardware-/Software-Plattform für die effiziente **JPEG2000-(De)codierung**. Eine weitere ist **VISCY** ("Very reduced Instruction Set Computer System"), eine Lernumgebung für den Logikentwurf und das Zusammenspiel von Hard- und Software.

Vorschläge für Kooperationen insbesondere mit der Industrie sind jederzeit willkommen.

Kontakt

Prof. Dr. Gundolf Kiefer

Hochschule Augsburg
Fakultät für Informatik

Anschrift: An der Fachhochschule 1
86161 Augsburg

Telefon: 0821 / 5586-3329

E-Mail: gundolf.kiefer@hs-augsburg.de

WWW: www.hs-augsburg.de/~kiefer



Hochschule
Augsburg University of
Applied Sciences

HiCoVec

Ein konfigurierbarer
Vektorprozessor als
Open-Source-Hardware

Prof. Dr. Gundolf Kiefer

Harald Manske
Jakob Golus
David Lucinkiewicz
Andreas Müller
Florian Richter
Sebastian Rigorth
Soeren Rühm
Michael Schäferling

www.hs-augsburg.de/~kiefer

25. Februar 2009